En el reciente Open Innovation Platform Ecosystem Forum, TSMC dejó claro su enfoque hacia el futuro de la computación de alto rendimiento y la inteligencia artificial. La empresa taiwanesa, líder en la fabricación de semiconductores, ha delineado una estrategia basada en tres pilares fundamentales: silicon avanzado, apilado avanzado y empaquetado avanzado. Esta no es solo una declaración de intenciones, sino el anuncio de una ambiciosa hoja de ruta que promete revolucionar la industria con nodos a 2 nm y más allá, nuevas celdas estándar conocidas como NanoFlex, y un ecosistema de empaquetado que transformará los aceleradores de IA de próxima generación.
Entre los ejemplos más destacados presentados por TSMC está el Jotunn 8 de VSORA, una empresa francesa que utiliza el ecosistema de TSMC para desarrollar un acelerador de IA basado en arquitectura RISC-V. Este chip, que utiliza importantes avances como una memoria HBM3E de 288 GB, un ancho de banda de memoria de 8 TB/s y un rendimiento de 3,2 PFLOPS en FP8 denso, está fabricado en el nodo N5 de TSMC y empaquetado con tecnología CoWoS-S.
En materia de silicio, TSMC está en una transición crítica de los nodos N3 (FinFET) a los de 2 nm (N2), donde se introduce la arquitectura de transistores nanosheet. La producción en volumen de estos nodos ya está en marcha, prometiendo incrementos de rendimiento de hasta el 16% con el mismo consumo de energía y ahorros energéticos superiores al 30% respecto a la generación anterior N3E.
Más allá del N2, TSMC planea la evolución de N2P y la introducción de nodos como A16 y A14, que prometen combinaciones innovadoras de transistores nanosheet y alimentación trasera. Este salto apunta a mejoras de rendimiento significativas, con el nodo A16, que incorpora una tecnología de alimentación conocida como Super Power Rail, previsto para finales de 2026.
La introducción de la tecnología NanoFlex en el marco del nodo N2 es otro de los avances destacados. Esta tecnología permite a los diseñadores de chips mezclar y ajustar distintos tipos de celdas estándar para optimizar el rendimiento del chip en función de su uso previsto, permitiendo así un aumento del rendimiento de hasta un 15% o una mejora en eficiencia del 30%.
TSMC también avanza en empaquetados como CoWoS, SoIC y otras soluciones 3D para integrar chips de forma más eficiente. Estas tecnologías jugarán un papel crucial al permitir la combinación de múltiples chiplets y varios stacks de memoria HBM, capaces de soportar anchos de banda de varios terabytes por segundo.
Además, dentro de sus propias fábricas, TSMC ha implementado inteligencia artificial para optimizar procesos desde el diseño hasta la fase de pruebas, convirtiendo estas tecnologías en elementos esenciales para mantener la competitividad.
El mensaje que TSMC quiere enviar es claro: su posición como líder del sector es indiscutible. Mientras competidores como Intel y Samsung Foundry intentan cerrar la brecha tecnológica, TSMC consolida su dominancia controlando el silicio, el apilado y el empaquetado de los chips de IA de próxima generación. La empresa taiwanesa sienta así las bases para seguir liderando la industria durante la próxima década, firmando su compromiso con la innovación y la excelencia tecnológica.
