La compañía Altera ha revitalizado su presencia en el mercado de FPGAs mediante una serie de anuncios significativos durante su reciente Innovators Day, en el que presentó avances destinados a facilitar el trabajo de los equipos de diseño. Entre las novedades se incluye la disponibilidad en producción de todas sus familias Agilex, especialmente las series Agilex 5 y Agilex 3 SoC FPGAs, y el lanzamiento del software Quartus Prime 25.3 que incorpora un innovador Visual Designer Studio, cuyo objetivo es acelerar y simplificar la integración de IP.
Una de las características más destacadas en las series Agilex 5 D-Series es el incremento de la densidad de hasta 2,5 veces, alcanzando hasta 1,6 millones de elementos lógicos. Además, las nuevas interfaces DDR5 y LPDDR5 incrementan la velocidad significativamente, lo cual resulta crucial para aplicaciones como la inferencia de inteligencia artificial en el borde y el procesamiento de vídeo en alta resolución, sin aumentar el tamaño del dispositivo.
El CEO de Altera, Raghib Hussain, subrayó la importancia de operar como un pure-play de FPGAs, lo cual ofrece a la compañía la agilidad necesaria para innovar y reaccionar rápidamente ante las demandas del mercado. Hussain también destacó la inversión estratégica en un ecosistema que favorece la adopción de sus soluciones por proporcionar mayor rendimiento, menor latencia y eficiencia energética en sistemas embebidos.
En el ámbito de la seguridad, los nuevos dispositivos Agilex ahora incluyen arranque seguro con criptografía poscuántica, un paso significativo para protegerse contra las amenazas futuras de la computación cuántica, especialmente en sectores sensibles como defensa y aeroespacial.
Pero no solo el hardware ha evolucionado; en software, Quartus Prime 25.3 promete reducir drásticamente los tiempos de integración con su nuevo Visual Designer Studio. Esta herramienta permite una rápida configuración mediante un sistema de arrastrar y soltar que facilita la creación y conexión de bloques IP, logrando disminuir el tiempo de inicio de un diseño de varios días a apenas unas horas.
Adicionalmente, el entorno de software Altera ha mejorado la eficiencia de compilación, disminuyendo los tiempos y optimizando el uso de recursos, lo que promete beneficios significativos para los equipos que trabajan con restricciones estrictas de tiempo y recursos.
El ecosistema de soporte de Altera, reforzado por el programa ASAP y la suite FPGA AI 25.3, promete reducir hasta en un 50% el tiempo de desarrollo necesario para proyectos complejos al trabajar con socios aprobados. Estas mejoras están dirigidas a potenciar la competitividad de Altera en sectores de alto crecimiento y demanda tecnológica como el edge IA, vídeo 8K y telecomunicaciones 5G/6G.
En conclusión, los recientes desarrollos de Altera reflejan una estrategia clara hacia la eliminación de fricciones en el uso de FPGAs, mejorando capacidades y seguridad mientras se acorta significativamente el ciclo de tiempo al mercado, elementos fundamentales para transformar prototipos en productos competitivos de manera eficiente.
