En el mundo de los semiconductores, donde el progreso se mide en nanómetros, Samsung Foundry ha decidido apostar por una nueva estrategia para enfrentar las limitaciones del escalado tradicional: la optimización conjunta de diseño y proceso, conocida como DTCO. Durante el 8.º Workshop de Intercambio Academia-Industria de Semiconductores en SEDEX 2025, Shin Jong-sin, vicepresidente de Samsung, explicó que la simple miniaturización ya no es suficiente, y que la verdadera mejora provendrá de co-diseñar la arquitectura de los chips junto con las reglas del proceso.
Samsung sostiene que el simple salto de nodo ya no multiplica el rendimiento ni reduce el área como solía hacerlo. Actualmente, el paso de generación solo ofrece mejoras del 15 % en rendimiento y reducción de área, lejos de los duplicados previstos por la Ley de Moore. En este contexto, DTCO promete romper la frontera entre las decisiones de diseño y las imposiciones del proceso, optimizando juntos para lograr mejoras significativas. Según Shin, en la tecnología de 7 nm, el 10 % de las mejoras ya provienen de DTCO, y se espera que esta contribución llegue al 50 % en nodos por debajo de 3 nm.
La evolución hacia estructuras de transistores más avanzadas, como el GAA, ejemplifica cómo el DTCO traduce las ventajas físicas en beneficios de diseño. Este enfoque permite mayor flexibilidad y la creación de celdas personalizadas que mejoran la velocidad y la eficiencia energética sin necesidad de esperar a nuevas litografías.
Además, la integridad de potencia se ha convertido en un pilar clave. Simular la malla de potencia y el flujo eléctrico en etapas tempranas permite anticipar problemas, mejorando la estabilidad de la red de alimentación y evitando la necesidad de sobredimensionar o degradar la frecuencia.
Samsung también está utilizando inteligencia artificial para optimizar la generación de celdas, un proceso históricamente artesanal. La inteligencia artificial ayuda a crear celdas compuestas a medida, optimizando el área y el consumo más allá de lo posible con bibliotecas genéricas.
El futuro del DTCO apunta a evolucionar hacia SPCO y SDTCO, extendiendo el co-diseño al nivel de sistema completo. Esto significaría tratar arquitecturas, bibliotecas e integración 2.5D/3D, entre otros, como un único espacio de optimización. En un mercado dominado por la heterogeneidad y orientado a la demanda de soluciones específicas, esta estrategia podría ser decisiva.
La competencia sigue siendo intensa y cada optimización marginal puede decidir contratos y viabilidades. Para los diseñadores de chips, DTCO ofrece más interactividad y menos sorpresas, mientras que para los proveedores de herramientas de diseño electrónico, supone un desafío para automatizar y enriquecer modelos de proceso.
Sin embargo, persisten incógnitas sobre la transparencia, la medición del impacto real y cómo gestionar la portabilidad del diseño entre diferentes fundiciones. Aunque aún hay muchas preguntas sin respuesta, una cosa es clara: en la batalla por dominar los nodos de 3 nm y sub-3 nm, Samsung está apostando firmemente por la innovación en diseño tanto como en proceso.
